Genealplus Website requires enable JavaScript!


How to enable JavaScript? Look here

凌通科技股份有限公司

网站及个人资料使用同意条款


欢迎使用Generalplus网站 (以下简称“本网站”)。在您注册前,请详细阅读以下内容,若您同意遵守以下条款以及我们的隐私政策,请勾选『我已了解上述条款』并继续注册。如果您不同意这些条款的任何部分,请立即停止使用本网站。
本网站的使用须遵守以下使用条款:
  • 本网站的内容仅供参考及一般使用。
  • 本网站将基于数据处理及信息供应服务的目的(以下简称“目的”),收集、处理和使用注册者的个人信息,包括但不限于注册者的姓名、国籍、生日、身份证号码、电话号码、电子邮件地址、职业、职称。注册者有权查询、阅览、要求提供复制本、补充或更改个人信息,并有权于本条款目的消失后,通知本网站停止收集、处理、利用或删除个人信息
  • 本网站可能会使用cookies来储存浏览偏好,若注册者允许使用cookie,本网站会储存部份个人浏览偏好供本网站或中介第三方使用。
  • 本网站对其所提供的信息之准确性、及时性、完整性或适用性均不提供任何保证及担保,敬请知悉本网站所提供的内容有可能包含了不准确或错误。于法律规范内,本网站排除不准确或错误的责任。
  • 注册者对于使用本网站上任何信息的结果,完全由注册者自行承担,本网站不承担任何责任。注册者有责任确保经由本网站取得的任何产品、服务或信息是否满足特定需求。
  • 本网站所有信息:包含设计、布局、外观、图形、档案…等,皆需被授权。除版权声明所述的情形外,禁止复制、再制及未被授权之传播,版权声明亦被视为本条款的一部份。
  • 注册者操作本网站而产生的所有相关版权信息,其版权归属仍属本网站,并不代表版权移转。
  • 若使用本网站未经授权信息(包含设计、布局、外观、图形、档案…等),若发生侵权伤害,本网站可提出告诉,并发出法律诉讼,包括民事损失索赔或刑事诉讼。
  • 本网站内可能含有其他网站的连接,此类连接是为了提供进一步的信息。本网站不保证此类网站是否具危害性,及对于连接的网站不具担保责任。
  • 本网站可不经个别通知修改本条款的内容,任何修订后的结果,直接公布于本网站上。若注册者不同意任何修改,请停止使用本网站,并行使应有权利:要求本网站停止收集、处理或使用个人资料。若未提出异议时,则视同注册者已同意条款之修正,并已知悉。
  • 对本网站的使用以及因使用本网站而引起的任何争议,均受台湾法律的约束。


版权声明
本网站及其内容和图片均为Generalplus Technology Inc.版权所有 - cGeneralplus Technology Inc. 2016.保留所有权利。

除了以下情形外,禁止以任何形式重新分发或复制部份或全部的内容:
  • 在个人和非商业用途情形下,可以打印或下载
  • 在认知网站来源的情形下,可以将内容复制到个人第三方以供个人使用

除非获得本网站的明确书面同意,否则注册者不得散布或商业利用该内容,也不得将其传输或储存至其他网站或其他形式的电子文件系统。







* : 必填
*所属区域
*Email 电子邮箱
*密码
*确认密码
*名字
*姓氏
电话
职业
公司名称
项目信息
项目中主要使用的IC
500字以內
*检核码



旧密码

新密码

确认密码

产品资讯 - GPM32FD8006D



GPM32FD8006D


ROM TypeInput voltage(V)Speed (MHz)ROM (Byte)RAM (Byte)ADC (12bit)WCTMEOPACMPCPU OSC. IntCPU OSC. X’TALIF SPIIF I2CIF UARTGate DriverIO No.PKG
Flash4.5~209264K1217CH /2set542223NMOS*434QFN48



General Description

GPM32F8006D, an industrial microcontroller based on the ARM® Cortex®-M0 processor core, integrates WPC QI standard of version 1.3 and has high performance in PACKET(signal) Demodulation. Several protection approaches such as overcurrent, low voltage, thermal protection, Q-Factor protection, and offset protection are designed to prevent system from running into abnormal condition.


Features

  • CPU Subsystem
    • CPU Core
  • ARM® Cortex®-M0 32-bit CPU with Code Fetch Accelerator
  • Nested Vectored Interrupt Controller (NVIC) with 32 interrupt sources
  • 24-bit SysTick timer
  • Single cycle 32bit multiplier instruction
    • MATH Co-processor (MATH)
  • 24-bit trigonometric calculation (CORDIC)
  • Hardware Divider
  • Memories
    • 8K bytes SRAM (Up to 12KB is configurable)
    • 4K bytes System Memory for loader
    • 60K bytes (max) Program Memory
  • Configurable Data Memory supported
  • Clock Management
    • Internal oscillator: 8MHz±5%@ 2.3V~5.5V / -40°C~105°C
    • Internal oscillator: 32KHz±50%
    • External crystal oscillator : 4MHz ~ 12MHz
    • Phase Lock Loop: 92MHz(max)
  • The PLL output frequency based on M/N Coefficient
  • Power Management
    • In SLEEP mode: Only CPU stopped.
    • In DEEPSLEEP mode: All clocks stopped.
  • Reset Management
    • Power On Reset (PORRESETn)
    • PAD Reset (PADRESETn)
    • Master Reset (MRESETn)
    • System Reset (SRESETn)
  • Analog peripherals
    • Up to two A/D Converters with 1M SPS and 16 analog inputs
    • Up to two fast Analog Comparators (ACMP)
    • Up to four Operational Amplifier (OPA)
  • With Unity gain frequency 20 MHz
  • Differential or Single input available
    • Die Temperature Sensor
    • Low Voltage Reset (2.1V, 2.7V, 3.2V, 4.2V)
    • Low Voltage Detector (2.4V, 2.9V, 3.4V, 4.4V)
  • System Control
    • Up to 8 channels DMA controller
  • Supported peripherals: Timers, eCCU6, CCU4, ADCs, I2Cs, UARTs, SPIs
    • Watchdog Timer (WDG) for safety sensitive applications
    • System Management Unit (SMU) for system configuration and control
    • 96-bit Unique ID
  • I/O Ports
    • 34 fast multifunction bi-directional I/Os
  • All I/Os support external interrupt vectors
  • Built-in pull-up/pull-down resistor
  • I/O ports with 15mA/20mA source/sink current
  • Timer
    • Up to two 16-bit general timers
  • Communication peripherals
    • Up to two I2Cs
    • Up to two SPIs (Clock 24MHz max)
    • Up to three UARTs
  • Full duplex & half duplex supported
  • Synchronous MOSFET Gate Driver
    • Built-in adjustable dead time control for short-through protection
    • Built-in bootstrap P-CH MOSFET inside the chip
    • Built in thermal shutdown protection
  • Security
    • Four Security Levels supported
  • Operation Temperature
    • -40°C to 105°C
  • Reliability
    • HBM 4KV
    • MM 400V
    • CDM 500V
  • Package
    • QFN48

Data Sheet

GPM32FD8006DV10_ds.pdf   复制连结

GPM32FD8006D brief Introduction

GPM32FD8006D brief Introduction

请输入答案后下载档案