Genealplus Website requires enable JavaScript!


How to enable JavaScript? Look here

凌通科技股份有限公司

網站及個人資料使用同意條款


歡迎使用Generalplus網站 (以下簡稱“本網站”)。在您註冊前,請詳細閱讀以下內容,若您同意遵守以下條款以及我們的隱私政策,請勾選『我已瞭解上述條款』並繼續註冊。如果您不同意這些條款的任何部分,請立即停止使用本網站。
本網站的使用須遵守以下使用條款:
  • 本網站的內容僅供參考及一般使用。
  • 本網站將基於資料處理及資訊供應服務的目的(以下簡稱“目的”),收集、處理和使用註冊者的個人資訊,包括但不限於註冊者的姓名、國籍、生日、身份證號碼、電話號碼、電子郵件地址、職業、職稱。註冊者有權查詢、閱覽、要求提供複製本、補充或更改個人資訊,並有權於本條款目的消失後,通知本網站停止收集、處理、利用或刪除個人資訊
  • 本網站可能會使用cookies來儲存瀏覽偏好,若註冊者允許使用cookie,本網站會儲存部份個人瀏覽偏好供本網站或中介第三方使用。
  • 本網站對其所提供的資訊之準確性、及時性、完整性或適用性均不提供任何保證及擔保,敬請知悉本網站所提供的內容有可能包含了不準確或錯誤。於法律規範內,本網站排除不準確或錯誤的責任。
  • 註冊者對於使用本網站上任何資訊的結果,完全由註冊者自行承擔,本網站不承擔任何責任。註冊者有責任確保經由本網站取得的任何產品、服務或資訊是否滿足特定需求。
  • 本網站所有資訊:包含設計、佈局、外觀、圖形、檔案…等,皆需被授權。除版權聲明所述的情形外,禁止複製、再製及未被授權之傳播,版權聲明亦被視為本條款的一部份。
  • 註冊者操作本網站而產生的所有相關版權資訊,其版權歸屬仍屬本網站,並不代表版權移轉。
  • 若使用本網站未經授權資訊(包含設計、佈局、外觀、圖形、檔案…等),若發生侵權傷害,本網站可提出告訴,並發出法律訴訟,包括民事損失索賠或刑事訴訟。
  • 本網站內可能含有其他網站的連接,此類連接是為了提供進一步的資訊。本網站不保證此類網站是否具危害性,及對於連接的網站不具擔保責任。
  • 本網站可不經個別通知修改本條款的內容,任何修訂後的結果,直接公佈於本網站上。若註冊者不同意任何修改,請停止使用本網站,並行使應有權利:要求本網站停止收集、處理或使用個人資料。若未提出異議時,則視同註冊者已同意條款之修正,並已知悉。
  • 對本網站的使用以及因使用本網站而引起的任何爭議,均受台灣法律的約束。


版權聲明
本網站及其內容和圖片均為Generalplus Technology Inc.版權所有 - cGeneralplus Technology Inc. 2016.保留所有權利。

除了以下情形外,禁止以任何形式重新分發或複製部份或全部的內容:
  • 在個人和非商業用途情形下,可以列印或下載
  • 在認知網站來源的情形下,可以將內容複製到個人第三方以供個人使用

除非獲得本網站的明確書面同意,否則註冊者不得散佈或商業利用該內容,也不得將其傳輸或儲存至其他網站或其他形式的電子檔案系統。







* : 必填
*所屬區域
*Email 電子信箱
*密碼
*確認密碼
*名字
*姓氏
電話
職業
公司名稱
專案資訊
專案中主要使用的IC
500字以內
*檢核碼



舊密碼

新密碼

確認密碼

產品資訊 - GPM8FD3331B



GPM8FD3331B


PackageMemory (Byte) Flash/ EEPROMMemory (Byte) RAM IDM/XDMTimer CCP 16bitCPU Iosc MhzCPU Xtal MhzPeripheral IOPeripheral PWMPeripheral OPPeripheral CMPPeripheral ADC 12bPeripheral UART/SPI/I2CPeripheral PreDriver for SOCNote
QFN4832K256/3K365.3824826232131/1/1V=2.4~5.5V LVR:12.4V, 2.8V, 3.2V, 4.2V



Features

  • CPU
    • High speed and high performance 1T 8051-based CPU
  • 100% software compatible with industry standard 8051
  • Pipeline RISC architecture enables to execute instructions 10 times faster than standard 8051
  • Up to 65.3824MHz clock operation
  • Memories
    • 3K bytes XRAM
    • 256 bytes internal Data Memory (IDM) SRAM
    • 32K bytes FLASH with high endurance
  • Minimum 100,000 program/erase cycles
  • Minimum 10 years data retention
  • 512 Byte page size
    • Programmable read only level for software security
  • Clock Management
    • Internal oscillator: 8MHz±2% @ 4V~5.5V
    • Internal oscillator with PLL : 65.3824 / 63.85 / 60.019 / 52.357 MHz
    • Crystal input with 8MHz
    • Internal oscillator: 32KHz ± 50% @ 4V~5.5V
  • Power Management
    • One Sleep mode for power saving
  • Interrupt Management
    • 12 interrupt sources
    • 2 external interrupt sources
  • Reset Management
    • Power On Reset (POR)
    • Low Voltage Reset (LVR)
    • Pad Reset (PAD_RST)
    • Watchdog Reset (WDT_RST)
    • Software Reset (S/W_RST)
    • FLASH Access Error Reset (ADDR_ERR_RST)
  • Programmable Watchdog Timer
    • A time-base generator
    • An event timer
    • System supervisor
  • Three Ops
    • Include Internal gain
    • Include resistance between OP_O and CMP_N/ CMP_P input path
  • Two Comparator
    • Programmable hysteresis and de-bounce select
    • Programmable input source select.
  • I/O Ports
    • M 26 multifunction bi-direction I/Os
    • Each incorporates with pull-up resistor, pull-down resistor, output high, output low , output driving capability and floating input, determined by user’s settings at the corresponding registers
    • I/O ports with 15mA or 8mA current sink @ VDD = 5V
    • I/O ports with 15mA or 8mA current drive @ VDD = 5V
  • Two 16-bit Timers/Counters (Timer 0/1)
    • Timer mode with selectable clock source
    • Auto reload 8-bit timers
  • Three Powerful Timers: TimerA / TimerB / TimerC, with 16-bit Compare / Capture / PWM Unit
    • Timer mode with selectable clock source
    • Auto-reload 16-bit timers
    • Event capturing
    • Pulse width modulation and measurement
    • TimerA providing 4-channel PWM/Capture
    • TimerB providing 2-channel PWM/Capture
    • TimerC providing 2-channel Capture
  • UART0
    • One synchronous mode
    • Three asynchronous modes
  • SPI (master / slaver mode)
    • Programmable phase and polarity of master clock
    • Programmable master SPI clock frequency
  • I2C (master / slaver mode)
    • Programmable master I2C clock frequency
    • Max I2C clock: 400 KHz
  • A/D Converter
    • One 13-channel 12-bit resolution ADC
    • Supports programmable sample & hold and ADC clock function
    • Control independent per set
    • Internal VSS channel
    • Supports Offset calibrate
    • Supports direct memory access from ADC to XRAM
  • Built-in Low Voltage Reset
    • Trigger level: 2.4V, 2.8V, 3.2V, 4.2V
  • Built-in Low Voltage Detect
    • Programmable level: 2.6V, 3.0V, 3.4V, 4.4V
  • Synchronous MOSFET Gate Driver
    • Built in adjustable dead time control for short-through protection
    • Built in bootstrap P-CH MOSFET inside the chip
    • Built in thermal shutdown protection
  • On-chip Debug Unit
    • C-language compatible development tools

請輸入答案後下載檔案